A computer model for integrated circuit transistors including substrate interactions

• Published in: Solid-state electronics 1969-01, Vol.12 (1), p.41-53
• Main Author: Steele, Earl L.
• Format: Article
• Language: English
• ISSN: 0038-1101; 1879-2405
• DOI: 10.1016/0038-1101(69)90134-8

The use of the digital computer in the simulation of electronic circuit performance has grown rapidly in the past few years. This has enabled one to perform accurate computer-aided circuit analysis using non-linear devices. The extension and accuracy of this technique depends strongly on the accuracy of the semiconductor device mathematical models used and is particularly useful when analyzing integrated circuits. This present paper describes a computer model of an n-p-n transistor in an integrated circuit utilizing p-n junction isolation. This model is derived from the hole-electron flow across the various junctions and also accounts for current flow across the substrate junction. In addition to the regular transistor, this new equivalent circuit model requires a parasitic transistor unit along with a current generator to account for the effect of the substrate. Under some operating conditions, this model is simplified to include one diode and a current generator in addition to the transistor, and in other circumstances to require only a simple current generator along with the transistor itself. The measurement necessary for determining the parameters of the complete model are identified. The pertinent constants can be obtained from the terminal currents of the device under specified operating conditions. L'emploi du calculateur pour simuler le rendement des circuits électroniques s'est développé rapidement durant les dernières années. Ceci a permis de traiter à l'aide d'ordinateur l'analyse exacte des circuits employant des dispositifs non-linéaires. L'extension et l'exactitude de cette technique dépendent fortement de l'exactitude des éléments semiconducteurs employés par les modèles mathématiques et cette technique est particulièrement utile pour analyser les circuits intégrés. Cet article actuel décrit un modèle pour ordinateur d'un transistor n-p-n dans un circuit intégré employant une jonction d'isolement p-n. Ce modèle est dérivé de l'écoulement trouélectron à travers les diverses jonctions et explique le courant à travers la jonction de couche. En sus au transistor régulier, ce nouveau modèle de circuit équivalent a besoin d'un transistor parasite ainsi qu'un générateur de courant pour expliquer l'effet de couche. Sous un certain régime, ce modèle est simplifié pour comprendre une diode et un générateur en addition au transistor et en d'autres circonstances a seulement besoin d'un simple générateur de courant avec le transistor lui-même. Les mesur